反或閘- 維基百科，自由的百科全書 - Wikipedia

反或閘（英語：NOR gate）是數位邏輯中實現邏輯或非的邏輯閘，功能見右側真值表。

若輸入均為低電平（0），則輸出為高電平（1）；若輸入中至少有一個為高電平（1），則輸出為低電平（0）。

或非是邏輯或加邏輯非得到的結果。

或非是一種具有函數完備性的運算，因此其他任何邏輯函數都能用反或閘實現。

相比之下，邏輯或運算器是一種單調的運算器，其只能將低電平變為高電平，但不能將高電平變為低電平。

在絕大多數但不是所有的電路設計中，邏輯非的功能本身就包含在結構中，如CMOS和TTL等。